تصميم دارة ضارب فيدي 4 بت اعتماداً على تقنية GDI

المؤلفون

  • علا جوهره جامعة طرطوس

الملخص

مع التطور الكبير في الأنظمة الإلكترونية الحديثة، فقد توجب على المصممين اعتماد تصاميم تحقق استهلاك أقل للطاقة، ومساحة أصغر وأداء أفضل وبالتالي امكانية استخدامها في التطبيقات و الأنظمة الحساسة بفعالية عالية. ولأن الضارب الوحدة الرئيسية في هذه الأنظمة ومن المعروف أن عملية الضرب التقليدية تحتاج مراحل عديدة وتستغرق وقتأ طويلاً، تم في هذا البحث تصميم ضارب فيدي (Vedic Multiplier) لإنجاز عملية الضرب بسرعة وسلاسة وكذلك تم الاعتماد على تقنية الـ GDIلتخفيض عدد الترانزستورات المستخدمة و المساحة المشغولة على الشريحة وكذلك الطاقة المستهلكة. تمت عملية محاكاة الدارات الرقمية من خلال برنامج DSCH3.5 وتم استخدام برنامج MICROWIND 3.5 من اجل رسم ومحاكاة الخريطة الفيزيائية Layout بالاعتماد على عدة تقنيات لتكنولوجيا تصنيع الدرارات الالكترونية وهي: CMOS 0.90nm، CMOS 0.45nm (وهي التقنيات التي اعتمدت عليها معظم الدراسات السابقة) بالإضافة لتقنية جديدة هي CMOS 0.32nmحيث تمت مقارنة مساحة الرقاقة والطاقة المستهلكة لكل تقنية.

التنزيلات

منشور

2024-11-03

كيفية الاقتباس

1.
جوهره ع. تصميم دارة ضارب فيدي 4 بت اعتماداً على تقنية GDI. Tuj-eng [انترنت]. 3 نوفمبر، 2024 [وثق 4 ديسمبر، 2024];46(4):153-64. موجود في: https://journal.tishreen.edu.sy/index.php/engscnc/article/view/17869